Digital Logic

1001

2026-11-14

Contents

A. 基础 1
A.a. 二进制系统 1
A.b. 数制与数码 1
A.c. 逻辑函数 1
A.d. 布尔代数 2
A.e. 卡诺图 3
B. 组合逻辑 5
C. 时序逻辑 6
C.a. 锁存器 6
C.a.1. 基本 SR 锁存器 6
C.a.2. 门控 SR 锁存器 7
C.a.3. 门控 D 锁存器 7
C.b. 触发器 8
C.b.1. SR 触发器 8
C.b.2. D 触发器 9
C.b.3. JK 触发器 9
C.b.4. T 触发器 10
C.c. 分析 10

A. 基础

A.a. 二进制系统

连续量 vs 离散量

取值 $\{0,1\}$ 的离散量称开关量，或比特 bit。bit 的组合称“码”。表零一的电平称逻辑电平。

一般地，1 表高电平，0 表低电平，这称正逻辑体制。反之，称负逻辑体制。

数字波形：
- 正脉冲：低-高-低 / 上升沿-下降沿
- 负脉冲：高-低-高 / 下降沿-上升沿

A.b. 数制与数码

二进制 binary；八进制 octal；十进制 decimal；十六进制 hexadecimal

- 整数：除，倒取余
- 小数：乘，正取整









编码：Binary String → Binary String，不是数值的进制转换
- 自然
- 二-十进制码 / BCD 码：4bit 表 0-9
  - 有权码：从高到低的位权：
    - 8421
    - 5421
    - 2421：此时部分数字表示不唯一，有 A/B 两套方案
  - 无权码
    - 余三码：在 8421 基础上，每个数加 0011
    - 格雷码

e.g. $(4.79)_{10} = (0100\ .\ 0111\ 1001)_{8421\text{BCD}}$

奇偶校验码：补一位校验码，使得 pop count 为奇数/偶数

A.c. 逻辑函数

基本运算

运算	符号	IEC	IEEE/ANSI	GB/T
与	$A \cdot B$ / AB			
或	$A + B$			
非	$\overline{A}$			
与非	$\overline{A \cdot B}$			
或非	$\overline{A + B}$			
异或	$A \oplus B$			
同或	$A \odot B$			

三态门

输出 0 / 1 / 高阻态。

使能端有效时（1），输出取决于输入；使能端无效时（0），输出恒为高阻态。

A.d. 布尔代数

运算律：

- $\cdot$ 对 $\times$ 分配，$\times$ 对 $\cdot$ 分配。
- De Morgan's

$$\overline{\sum A} = \sum \overline{A} \qquad \overline{\prod A} = \prod \overline{A}$$

- 吸收

$A + A \cdot B = A \cdot (1 + B) = A$

$A + \overline{A} \cdot B = \left(A + \overline{A}\right) \cdot (A + B) = A + B$

$AB + \overline{A}C + BC = AB + \overline{A}C$，推广 $AB + \overline{A}C + BCD\cdots = AB + \overline{A}C$

$A \cdot (A + B) = A + A \cdot B = A$

$(A + B) \cdot (A + C) = A + B \cdot C$

规则：

- 代入
- 反演：De Morgan's 的扩展

  $F \to \overline{F}$：先 $\cdot \to +$，后 $+ \to \cdot$，再 $0 \to 1\ \ 1 \to 0\ \ A \to \overline{A}\ \ \overline{B} \to B$。这里 A, B 均为最小变量，跨域多个变量的长取非不变。

  e.g. $A \cdot \overline{B + C} + CD \to \left(\overline{A} + \overline{\overline{B} \cdot \overline{C}}\right) \cdot \left(\overline{C} + \overline{D}\right)$
- 对偶：$A \equiv B \Leftrightarrow A' \equiv B'$，或，一个等式的对偶式亦成立

  $F \to F'$：先 $\cdot \to +$，后 $+ \to \cdot$，再 $0 \to 1\ \ 1 \to 0$。

转换：用还原律 $A \to \overline{\overline{A}}$，配合 De Morgan's

- 与或式：$\prod + \prod + \cdots + \prod$

  或与式展开括号。

  $A\overline{B} + B\overline{C}$
- 或与式：$\sum \times \sum \times \cdots \times \sum$

  与或式两次取反，两次展开。

  $$\overline{\overline{A\overline{B} + B\overline{C}}} = \overline{\left(\overline{A} + B\right) \cdot \left(\overline{B} + C\right)} = \overline{\overline{A}\,\overline{B} + \overline{A}C + BC} = \overline{\overline{A}\,\overline{B} + BC}$$
  $$= (A + B)\left(\overline{B} + \overline{C}\right)$$
- **与**非式：只使用与非门；在**与**或式上两次取反，一次展开。

  $\overline{\overline{A\overline{B} + B\overline{C}}} = \overline{A\overline{B} \cdot B\overline{C}}$
- **或**非式：只使用或非门；在**或**与式上两次取反，一次展开。

  $\overline{\overline{(A + B)\left(\overline{B} + \overline{C}\right)}} = \overline{\overline{A + B} + \overline{\overline{B} + \overline{C}}}$
- 与或非式：外层套一个长取反；在或非式上，内层取反下传

  $\overline{\overline{A + B} + \overline{\overline{B} + \overline{C}}} = \overline{\overline{A}\,\overline{B} + BC}$

A.e. 卡诺图

最小项

相邻最小项：$n - 1$ 个变量相同，另一个 A 和 $\overline{A}$

卡诺图

将 n 变量的 2^n 个最小项排成循环矩阵，使得相邻最小项 $\Leftrightarrow$ 相邻方格。为此，将变量均匀分配至行列，按**格雷码**排列。**行列最末两个逆序**。 四个角总是相邻！

四联通 $\Rightarrow n=4$。$n=5$ 的卡诺图增加一条对称轴，对称方格相邻。$n\geqslant 5$ 已不直观。

A \ B	**0**	**1**
0	0	1
1	2	3

A \ BC	**00**	**01**	**11**	**10**
0	0	1	3	2
1	4	5	7	6

AB \ CD	**00**	**01**	**11**	**10**
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

一个任意的与项，在卡诺图上对应于一个循环连续的、大小为 2^k 的矩形。
e.g. $n=4$，$AB\to(11,00)(11,01)(11,11)(11,10)$

反之，一个这样的矩形可以等价地化简为一个与项。

逻辑式子化为与或式，画在卡诺图上。重新用大小为 2^k 的循环矩形覆盖。允许重复覆盖，因为外层运算是或。希望最小化矩形数量。（方案不唯一，如一个长度为 6 的环；一般地，属于集合覆盖问题 NP-Hard）

无关项：（在实际情况下）不会出现的最小项。可以任意指定为 0/1。在卡诺图中，无关项可以辅助构建大矩形，而不需全部覆盖。

B. 组合逻辑

竞争冒险：逻辑门的两个互补输入信号同时取反 $(1,0) \to (0,1)$。由于变化难以保证同时，总分先后，可能在中间时刻输出（极短的）异常脉冲。

解决：

- 选通脉冲：$EN = 1$ 时才有效。普适做法。
- 修改设计

C. 时序逻辑

时序逻辑电路的输出不仅取决于当前输入，还取决于电路保存的状态。它必然存在输出到输入的反馈。


p.s. 输入用 S 表示高电平有效；用 $\overline{S}$ 表示低电平有效。X 表示任意输入。

C.a. 锁存器

锁存器具有两个**稳定**的物理状态，可记忆 1bit。它同时输出两个互补的状态 $Q, \overline{Q}$；另称 $Q = 0/1$ 为 0/1 状态。

C.a.1. 基本 SR 锁存器

电路图




状态方程

以 (a) 为例

$$\begin{cases} Q^{n+1} = \overline{\overline{S}} + \overline{R} Q^n \\ \overline{S} + \overline{R} = 1 \end{cases}$$

$\overline{S} = \overline{R} = 0$ 是不稳定状态，这会导致 $Q = \overline{Q} = 1$。（输出是稳定的，但其本身不合法）

状态转换图



e.g. 假设用与非门 (a) 实现，则总有 $Q' = \overline{\overline{S}\,\overline{Q}},\ \overline{Q}' = \overline{\overline{R}\,Q}$。又设当前处在 0 状态，即 $Q = 0, \overline{Q} = 1$。考虑如下输入：

- $\overline{S} = 0, \overline{R} = 1$：
  第一个门延迟后：$Q_1 = \overline{\overline{S}\,\overline{Q}} = \overline{0 \cdot \overline{Q}} \equiv 1,\quad \overline{Q}_1 = \overline{\overline{R}\,Q} = \overline{1\,0} = 1$
  第二个门延迟后：$Q_2 \equiv 1,\quad \overline{Q}_2 = \overline{\overline{R}\,Q_1} = \overline{1 \cdot 1} = 0$，此后进入 1 状态并稳定。


- $\overline{S}=1,\overline{R}=0$：
  $Q_1=\overline{S\,\overline{Q}}=\overline{1\,1}=0=Q,\quad \overline{Q}_1=\overline{\overline{R}\,Q}=\overline{0\cdot 0}=1=\overline{Q}$，仍处于 0 状态。

总而言之，无论重置或保持，总要制造恒等式。 若起重置作用，S/R 中恰有一个短路原状态，稳定需要两个门延迟；若仅保持原状，S,R 均被短路。

C.a.2. 门控 SR 锁存器

在基本 SR 锁存器前加入使能 E。$E=0$ 时输入被屏蔽并保持；$E=1$ 时按 SR 锁存器工作。通过使能端屏蔽不稳定状态。

电路图




门控 SR 锁存器（NAND 实现）

状态方程

在 $E=1$ 状态下

$$\begin{cases} Q^{n+1}=S+\overline{R}Q^n \\ SR=0 \end{cases}$$


状态转换图



C.a.3. 门控 D 锁存器

由门控 SR 锁存器加上输入反相与互补控制构成，有 $S=ED$、$R=E\overline{D}$，因此不会出现非法输入。

电路图




门控 D 锁存器（NOR 实现）

状态方程

$E=1$ 时，输出 Q^{n+1} 跟随 D

$$Q^{n+1}=D$$

状态转换图




C.b. 触发器

虽然加入使能端可以排除非法输入，但 $EN=1$ 时若输入多次变化（且均合法），则输出也随之翻转。这称为“空翻”，是锁存器的通病。


为此，引入触发器。它仅在时钟脉冲改变时（统一为上升沿，或统一为下降沿）更新状态。

C.b.1. SR 触发器

电路图



(a) 正沿 SR 触发器逻辑图




(b) 窄脉冲产生器

状态方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \end{cases}$$

状态转换图




C.b.2. D 触发器

在 D 锁存器基础上加入 CLK。

状态方程

$$Q^{n+1} = D$$


状态转换图



C.b.3. JK 触发器

JK 触发器可看作消除了 SR 禁止状态的改进型 SR 触发器。反馈使 $J = K = 1$ 时状态翻转；J 负责置位，K 负责复位。

电路图




NAND 门构成的 JK 触发器

状态方程

$$Q^{n+1} = J\overline{Q} + \overline{K}Q^n$$

状态转换图




C.b.4. T 触发器

$T=0$ 保持，$T=1$ 翻转。

状态方程

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$

状态转换图



C.c. 分析

记 $\{Q_k\}$ 为电路的现态，$\{X_m\}$ 为输入，$\{Z_n\}$ 为输出。

- 米里型 Mealy：输出和输入 & 现态相关 $Z_i = f(Q_1, \cdots Q_k, X_1, \cdots, X_m)$
- 摩尔型 Moore：输出仅和现态相关 $Z_i = f(Q_1, \cdots, Q_k)$